IBM verkündet grossen Schritt zu 3-D-Chipstacking

IBM hat gestern Donnerstag eine neue Chip-Stapeltechnik vorgestellt, die den Weg hin zu künftigen dreidimensionalen Chips öffnen kann. Die neue Technologie soll es ermöglichen, verschiedene Chipkomponenten sehr viel enger zu paketieren, um schnellere, kleinere und stromsparendere Systeme bauen zu können. Die Entwicklung ermögliche den Schritt von bisherigen horizontalen 2-D-Chiplayouts hin zu einem 3-D-Chipstacking. So werden Chips und Speicher, die traditionellerweise nebeneinander auf einem Siliziumwafer sitzen, übereinander gepackt. Das Ergebnis ist ein kompaktes "Sandwich" der Komponenten. Halbleiter übereinander zu stapeln ist zwar bereits gängige Praxis, der Durchbruch aber besteht in IBMs Reduktion der Verbindungen zwischen den Chips auf ein Tausendstel des bisher Möglichen. So sollen bis zu einhundertmal mehr Kanäle oder Pfade für den Informationsfluss im Vergleich zu 2-D-Chips hinzugefügt werden können. IBM testet gemäss Pressemitteilung bereits Chips, die diese Technik nützen. Der Produktionsbeginn ist für 2008 vorgesehen. Als erste Anwendung der Technik komme der Einsatz bei Wireless-Kommunikationschips in Betracht, IBM plant die neue Technik jedoch auch bei Power-Prozessoren und Blue-Gene-Supercomputer-Chips einzusetzen.